如果结果不匹配，请 
更多“CMOS电路比TTL电路速度快。()”相关的问题
第1题
用CMOS电路74HCT02或非门构成消除机械开关抖动影响的电路如图题5.2.2所示，试画出在开关S由位置
A到B时Q和 端的波形。如改用TTL电路74LS02实现，R1、R2取值的大致范围为多少？整个电路的功耗会发生什么变化？
点击查看答案
第3题
PC中既使用ROM，也使用SRAM和DRAM。下面关于ROM、SRAM和DRAM的叙述中，错误的是（)。A．ROM芯片掉电
PC中既使用ROM，也使用SRAM和DRAM。下面关于ROM、SRAM和DRAM的叙述中，错误的是()。
A．ROM芯片掉电后，存放在芯片中的内容会丢失
B．PC中CMOS RAM中的信息，在PC关机后一般不会丢失
C．由于SRAM的速度比DRAM快，因此，在PC中，SRAM主要用作高速缓冲存储器(Cache)而内存条则由DRAM组成
D．DRAM的基本存储电路单元是单管动态存储电路，SRAM的基本存储电路单元是六管静态存储电路，因此，DRAM的集成度比SRAM的集成度高
第5题
已知图2.4所示各电路都是TTL门,试简述各门电路的输出是什么状态(高电平、低电平或高阻态),要求
已知图2.4所示各电路都是TTL门,试简述各门电路的输出是什么状态（高电平、低电平或高阻态),要求
点击查看答案
写出表达式.
第9题
在图2.6(a)所示TTL门组成的电路中,已知OC门输出管截止时的漏电流IOH≥100μA,输出管导通时允许流
在图2.6（a)所示TTL门组成的电路中,已知OC门输出管截止时的漏电流IOH≥100μA,输出管导通时允许流
点击查看答案
过的最大负载电流ILM≤15mA,输出Y的高、低电平满足UOH≥3V,UOL≤0.4V与非门G1~G5的输入特性如图2.6(b)所示,输入A、B的波形如图2.6(c)所示.
(1)写出函数Y的逻辑表达式.
(2)画出输出Y与输入A、B的对应波形.
(3)计算电阻R的取值范围.
第11题
电路如图P2.7所示,两个OC门驱动三个TTL与非门,已知V'cc=5V,与非门的低电平输入电流为I
电路如图P2.7所示,两个OC门驱动三个TTL与非门,已知V'cc=5V,与非门的低电
平输入电流为IIL=1mA,高电平输入电流为IDH=40μA、OC门截止时的漏电流为IOH=200uA,导通时允许的最大负载电流为ILM=16mA要求OC门输出的高电平UOH≥3V,低电平UOL≤0.4V.试求电路中外接负载电阻RL的取值范围.
