题目内容
（请给出正确答案）
A.对于δ小于0情况，时钟偏差为负值降低了的抗竞争能力
B.当δ大于0时，时钟布线和数据通路方向一致，有利于时钟周期，却不利于保持时间
C.对于δ小于0情况，时钟布线和数据通路方向相反，不利于时钟周期，在一定程度上却有利于保持时间
D.时钟偏差具有改善电路性能的可能，电路可靠工作所要求的最小时钟周期随时钟偏差的增加而减小
如果结果不匹配，请 联系老师 获取答案
更多“下面关于时钟偏差的说法错误的是()。”相关的问题
下面是关于微处理器主频的叙述，其中错误的是
A．微处理器的最小单位是时钟周期，它等于主频的倒数
B．Pentium4 微处理器的主频已经超过3GHz
C．Core2双核微处理器的主频已经超过Pentium4 微处理器的最高主频
D．随着主频提高，微处理器的功耗也迅速增加
下面是关于加速图形端 AGP的叙述，其中错误的是______。
A．AGP1×模式、2×模式和4×模式的基本时钟频率(基频)是相同的
B．AGP插槽中只能插入AGP图形卡，不能插入PCI图形卡
C．AGP1×模式、2×模式和4×0模式的数据线分别为32位、64位和128位
D．AGP图形卡可以直接访问系统RAM的内容
下面关于8250的叙述中，错误的是()。
A．8250是一个通用异步接收器/发送器
B．8250内部的发送移位寄存器的主要任务是将并行数据转换成串行数据发送
C．8250内部的接收移位寄存器的主要任务是将串行数据转换成并行数据接收
D．8250内部的发送器时钟和接收器时钟的频率等于数据传输波特率
下面是关于Pentium微处理器总线时序的描述，其中错误的是
A．Pentium微处理器的突发式读写总线周期每次可传送4个64位数据
B．完成一次非流水线读写总线周期至少需要2个时钟周期
C．完成一次突发式读写总线周期至少需要4个时钟周期
D．流水线读写总线周期具有较高的总线利用率
下面关于AGP的叙述中，错误的是()。
A．AGP 1×模式、2×模式和4×模式的基本时钟频率(基频)均为66.66MHz(常简略为 66MHz)
B．AGP 1×模式每个周期完成1次数据传送，2×模式完成2次，4×模式完成4次
C．AGP 1×模式的数据线为32位，2×模式为64位，4×模式为128位
D．AGP的基频高于PCI 1.0的总线工作频率
下面关于S3C2410嵌入式微处理器芯片RTC的叙述中，错误的是（）。
A.实时钟模块RTC采用单独的供电引脚和单独的时钟源
B.RTC内部的年（YEAR）、月（MON）、日（DAY）数据寄存器中的数据以BCD码表示
C.RTC 内部的寄存器读写有一个使能位，在访问RTC 寄存器之前需要先使这个使能位置位，这是为了保护系统的实时时钟不被误写
D.RTC内部的寄存器能以8位、16位或32位的方式访问
A.非流水线式存储器读写机器周期至少需要包含2个时钟周期
B.每一个读写机器周期在第一个时钟周期将存储器地址发送到地址总线上
C.突发式存储器读写机器周期需要5个时钟周期
D.若存储器读写速度较慢，突发式存储器读写机器周期可以在第一个时钟周期之后插入若干等待周期
下面是关于Pentium微处理器的叙述，其中错误的是______。
A．Pentium Ⅱ的电压识别VID总线扩展到了5位
B．现在Pentium Ⅲ微处理器内部的L2 Cache有半速和全速两种时钟频率
C．Pentium 4采用了超流水线结构
D．Pentium微处理器与8086微处理器相比，多了两个段寄存器
A.CPU的工作频率越高，通常处理速度就越快
B.主存储器的存取周期越长，存取速度越快
C.快存(高速缓存存储器)的速度比主存储器快得多
D.总线传输速率不仅与总线的时钟频率有关，还与总线宽度有关
下面关于PC机性能的叙述中，错误的是______。
A．CPU的工作频率越高，通常处理速度就越快
B．主存储器的存取周期越长，存取速度越快
C．快存(高速缓冲存储器)的速度比主存储器快得多
D．总线传输速率不仅与总线的时钟频率有关，还与总线宽度有关
下面是关于AGP总线的叙述，其中错误的是()。
A．APGl×模式、2×模式和4×模式的基本时钟频率(基频)均为66MHz(实际为66.66MHz)
B．APGl×模式每个周期完成1次数据传送，2×模式每个周期完成2次数据传送，4×模式每个周期完成4饮数据传送
C．APGI×模式的数据线为32位，2×模式的数据线为64位，4×模式的数据线为128位
D．AGP图形卡可以将系统主内存映射为AGP内存从而可以直接访问系统主存
