如果结果不匹配，请 
更多“DRAM芯片地址线复用是为了减少芯片引出线的数目。()”相关的问题
第1题
μPD424256的容量为256K×4bit，即芯片内部有256K个存储单元，每个存储单元可存储4位信息。下面关于μP
D424256的叙述中，正确的是()。
点击查看答案
A．芯片内部有256K个存储单元，因此芯片有18个地址引脚
B．芯片的RAS和CAS选通信号主要用于DRAM的刷新
C．芯片的数据线有4根，但为减少芯片的引脚数，它们与18个地址信号中的低4位地址线是分时复用的
D．DRAM芯片中的存储单元除像μPD424256那样存储4位信息外，有的DRAM芯片中的存储单元存储1位信息，有些存储8位信息
第2题
A．将新加芯片的地址线，数据线和读/写控制线与原有芯片相应线并接，片选线由地址总线高位控制
B．将新加芯片的地址线，读/写控制线和片选线与原有芯片相应线并接，数据线接数据总线高位线
C．将新加芯片的数据线，读/写控制线和片选线与原有芯片相应线并接，地址线接地址总线高位线
D．将新加芯片的地址线，数据线和片选线与原有芯片相应线并接，读/写控制线接控制总线的有关位线
第3题
用16K×4位的RAM芯片构成64K×4位存储需要（1)RAM芯片，（2)根地址线。（38)A．2B．3C．4D．5
用16K×4位的RAM芯片构成64K×4位存储需要(1)RAM芯片，(2)根地址线。
(38)
A．2
B．3
C．4
D．5
第6题
某RAM芯片，其容量为512×8位，该芯片的地址线数目为（1）；数据线数目为（2）。供选择的答案：（1）A. 512
某RAM芯片，其容量为512×8位，该芯片的地址线数目为（1）；数据线数目为（2）。
供选择的答案：
（1）A. 512
B. 10
C. 9
D. 18
（2）A. 3
B. 8
C. 9
D. 18
第8题
在现行PC机中，常用存储器地址线中的低10位作输入/输出口地址线。设某接口芯片内部有16个端口，该接
口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为()。
点击查看答案
A．全部10位地址线
B．其中的高8位地址线
C．其中的高6位地址线
D．其中的高4位地址线
第9题
8031通过芯片（)和ALE信号，使P0口对应的8位地址线A7～A0锁存起来。A．74LS273B．74LS373C．74LS244D
8031通过芯片()和ALE信号，使P0口对应的8位地址线A7～A0锁存起来。
A．74LS273
B．74LS373
C．74LS244
D．74LS138
第10题
下面是有关DRAM和SRAM存储器芯片的叙述：Ⅰ．DRAM比SRAM集成度高Ⅱ．DRAM比SRAM成本高Ⅲ．DRAM比SRAM速
下面是有关DRAM和SRAM存储器芯片的叙述： Ⅰ．DRAM比SRAM集成度高 Ⅱ．DRAM比SRAM成本高 Ⅲ．DRAM比SRAM速度快 Ⅳ．DRAM需要刷新，SRAM不需要刷新 其中哪两个叙述是正确的？
A．Ⅰ和Ⅱ
B．Ⅱ和Ⅲ
C．Ⅲ和Ⅳ
D．Ⅰ和Ⅳ
第11题
下面是有关DRAM和SRAM存储器芯片的叙述：Ⅰ．DRAM比SRAM集成度高Ⅱ．DRAM比SRAM成本高Ⅲ．DRAM比SRAM速度快Ⅳ．DRAM需要刷新，SRAM不需要刷新其中哪两个叙述是正确的？
A.Ⅰ和Ⅱ
B.Ⅱ和Ⅲ
C.Ⅲ和Ⅳ
D.Ⅰ和Ⅳ
