题目内容
(请给出正确答案)
[主观题]
试用下降沿触发的D触发器设计一同步时序电路,其状态图如下图(a)所示,S0、S1、S2的编码如下图(b)所示。
试用下降沿触发的D触发器设计一同步时序电路,其状态图如下图(a)所示,S0、S1、S2的编码如下图(b)所示。
查看答案
如果结果不匹配,请 联系老师 获取答案
试用下降沿触发的D触发器设计一同步时序电路,其状态图如下图(a)所示,S0、S1、S2的编码如下图(b)所示。
.3.4(a)。
上升沿触发和下降沿触发的D触发器逻辑符号及时钟信号C和D的波形如下图所示。分别画出它们的Q端波形。设触发器初始状态为0。
端M=0时为5分频输出;当控制端M=1时为7分频输出.采用自然二进制状态编码且用最简电路实现.
要求:(1)画出状态图;(2)写出驱动方程;(3)画出逻辑电路图