题目内容（请给出正确答案）

[单选题]

采用部分译码片选法，若2条高位地址线不参与片选译码，则将有（)个存储空间发生重叠。

A.1

B.2

C.4

D.8

查看答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“采用部分译码片选法，若2条高位地址线不参与片选译码，则将有（…”相关的问题

第1题

● 如下图所示，若低位地址（A0－A11）接在内存芯片地址引脚上，高位地址（A12－A19）进行片选译码（其中，A

● 如下图所示，若低位地址（A0-A11）接在内存芯片地址引脚上，高位地址（A12-A19）进行片选译码（其中，A14 和 A16 没有参加译码），且片选信号低电平有效，则对下图所示的译码器，不属于此译码空间的地址为（36）。

（36）

A. AB000H～ABFFFH

B. BB000H～BBFFFH

C. EF000H～EFFFFH

D. FE000H～FEFFFH

点击查看答案

第2题

如下图所示，若低位地址(/AO～A11)接在内存芯片地址引脚上，高位地址(A12～ A19)进行片选译码(其中，A14和A16没有参加译码)，且片选信号低电平有效，则对下图所示的译码器，不属于此译码空间的地址为(36)。

A.AB000H～ABFFFH

B.BB000H～BBFFFH

C.EF000H～EFFFFH

D.FE000H～FEFFFH

点击查看答案

第3题

在存储器护展中，无论是线选法还是译码法最终都是为扩展芯片的片选端提供（)控制信号。

点击查看答案

第4题

设存储器的地址线有15条，存储单元为字节，采用2K×4位芯片，按全译码方法组成存储器，当该存储器被扩

充成最大容量时，需要此种存储芯片的数量是()。

A．16片

B．32片

C．64片

D．128片

点击查看答案

第5题

一个设有cache的存储系统中，若主存容量为512KB，cache容量为2KB，每次交换的数据块长度为16B。主存

数据调入cache时，为了区分是主存哪个部分哪个字块调入cache中哪个字块位置。因此在cache存储器中还需存放调入主存字块的特征，即cache字块标志(主存高位地址)。cache地址映像若采用直接映像方式，本题中cache字块标志是(1)位，若采用全相联地址映像方式，则cache字块标志是(2)位。

A．7

B．8

C．12

D．19

点击查看答案

第6题

A．将新加芯片的地址线，数据线和读/写控制线与原有芯片相应线并接，片选线由地址总线高位控制

B．将新加芯片的地址线，读/写控制线和片选线与原有芯片相应线并接，数据线接数据总线高位线

C．将新加芯片的数据线，读/写控制线和片选线与原有芯片相应线并接，地址线接地址总线高位线

D．将新加芯片的地址线，数据线和片选线与原有芯片相应线并接，读/写控制线接控制总线的有关位线

点击查看答案

第7题

线性表若采用链式存储结构时，要求内存中可用存储单元的地址 ()

A.必须是连续的

B.部分地址必须是连续的

C.一定是不连续的

D.连续不连续都可以

点击查看答案

第8题

试题二（共15分）阅读下列说明和图，回答问题1至问题3，将解答填入答题纸的对应栏内。【说明】在某嵌入

试题二（共15分）

阅读下列说明和图，回答问题1至问题3，将解答填入答题纸的对应栏内。

【说明】

在某嵌入式系统设计中，使用8片RAM进行64KRAM的外部存储器扩展，如图2-1所示。该CPU共有16根地址线，8根数据线，在设计中，利用CPU的作为访问控制信号，该访问控制信号低电平有效。另外，作为读写命令信号（高电平为读，低电平为写）。8片8Kx8位的RAM芯片与CPU相连，RAM芯片的片选内部为上拉电阻到电源，各个RAM芯片的片选信号和74138译码器的输出相连，译码器的地址选择端连接到CPU的A13，A14，A15地址线上。